hab das Board grade mal sauber gemacht und hab mal den H Hold etwas eigestellt, damit Bringe ich zwar das Bild zum stehen wird hedoch auch nicht richtig dargestellt. Nach ca. 2 min fängt von alleine wieder an zu laufen. Das spricht sehr für die Theorie, dass das HSync-Signal auf dem Weg zur Horizon...

Auf dem Board gibt es noch einen dritten Quarzoszilator. Laut Aufdruck ein KTS mit 14.31818 MHz. Hier messe ich aber rund 42 MHz. Ich habe mit der gleichen Einstellungen am Oszi an einem IBM XT Klone Mainboard die Messung ebenfalls an einem 14.31818 MHz Quarz verifiziert und hier sind es dann die 1...

Der Monitor sieht modern genug aus, dass er vielleicht sogar schon Power Management hat. In dem Fall wäre dadurch, dass überhaupt ein Bild erscheint, gesichert, dass er ein HSync-Signal am Steuerprozessor empfängt. Dann müsste der hsync-Impuls irgendwo zwischen der Modus-Steuer-Elektronik (mit Power...

"Keyboard locked" Fehler. Jetzt geht es an die Signale vom bzw. zum HT6542. Keyboard Locked bedeutet, dass der Prozessor denkt, dass der Keyboard-Controller meldet, dass Pin 34 (P17) des Keyboard-Controllers low ist. Entweder stimmt das (z.B. weil die Leiterbahn zwischen dem Pull-Up-Wider...

Definitiv nicht das neckboard. Das neckboard kümmert sich nicht um die Positionierung des Bildes, die Positionierung kommt aus der Ablenkeinheit. Dein Monitor bekommt offenbar keine horizontale Synchronisation hin, und läuft freischwingend auf seiner "Lieblingsfrequenz". Ich würde hier zun...

Nicht alle Boards realisieren ausgeschalteten Turbo durch das Absenken der Frequenz. Bei 386-Boards ist das häufig der noch der Fall, aber die meisten 486-Boards ohne PCI bremsen den Prozessor im "Turbo-aus-Modus" auf eine andere Art, wie zum Beispiel dem Abschalten des L2 cache. Das liegt...

Das Problem mit den 50 MHz liegt einfach daran, dass das Konzept aller 486-local-Bus-Varianten ist, dass man (möglicherweise bis auf 74F244 und 74F245) die Karten direkt am FSB hängen hat, ohne dass dort irgendeine Art von Glue Logic drauf sein muss. Unter Glue Logic verstehe ich die Auskodierung v...

Den Local Bus mit 50MHz auf eine Karte zu führen war "sehr sportlich", und zum Beispiel VESA hat wohl normiert, dass bei 50MHz nur noch on-board-Devices gestattet sind. Ja, VLB wurde wohl etwas mit heißer Nadel gestrickt. In einem PCI Board hätte man diesen bei beiden 50MHz i486 vermutlic...

Also wie bei Intel, wo sie beim 486 nicht in der Lage waren, stabile Systeme mit FSB50 (oder gar FSB66) zu bauen, und deshalb der DX2 mit internem Taktverdoppler auf den Markt kam (..) Aber 486DX50 Systeme (und die Taktverdoppler DX2/50) gab es doch käuflich zu erwerben? Der DX50 war zumindest für ...

Hab gerade nachgesehen: so einen 3.2V K6-233 liegt hier in der Schublade. Ich entsinne mich noch, daß Übertakten bei dem absolut nicht möglich war. Kein Wunder, denn da hatte der Hersteller schon beim spezifikationskonformen Betrieb alle Reserven komplett ausgereizt. Da mussten sie nachziehen: da d...

Geht es Dir jetzt um den Prozessortakt, der das limitiert? Genau, ich weiss ja nicht wieviele SEC Exemplare die in der Amigaszene damals getestet haben, bis sie einen fanden, der mit 64MHz getaktet werden konnte. Auf jeden Fall ziehe ich den SEC in die 3.3V "Domain", da er bei 3.3V Versor...

Ich habe gerade noch mal genau auf Dein Timing-Diagramm geguckt: Du hast sogar noch deutlich mehr Luft, als Du eingezeichnet hast. Der Zeitpunkt an dem die Daten erscheinen, ist per Definition, wie im vorherigen Post von mir bereits beschrieben nicht mit der Taktflanke nach mit NOP nach READ , sonde...

Du kannst auch mal durchrechnen, was mit 50MHz CPU-Takt und 50MHz SDRAM-Takt machbar ist, wenn Du SDRAM hast, was CL1 bei 50MHz mitmacht. Bin schon froh, wenn es mit 40MHz klappt! Aber CL1 ist natürlich sehr willkommen in diesem Fall. Geht es Dir jetzt um den Prozessortakt, der das limitiert? SDRAM...

Nein, hast Du nicht. Exakt darum geht es. Wobei ich wohl nicht mehr als 40MHz CPU Takt (80MHz SDRAM) rausquetschen kann und muß dann noch einiges an Logik extern machen (die 573/521 z.B.). Du kannst auch mal durchrechnen, was mit 50MHz CPU-Takt und 50MHz SDRAM-Takt machbar ist, wenn Du SDRAM hast, ...

Ich will ja nicht den Prozessor nachbauen, sondern die Unterschiede zwischen 68SEC000 und 68000 im CPLD emulieren. Das ist der Wegfall der drei Signale für 6800 Peripheriebausteine und der Übergang von einem 3-line auf ein 2-line Arbitrierungsprotokoll. Ah, das hatte ich falsch verstanden. Ich dach...