Nein, bringt nichts. Denn der 030 (der bursten kann im Read) will dann an jeder fallenden CPU-Flanke Daten übernehmen, aber das SDRAM, das mit 2*CPUCLK läuft, liefert an jeder CPU Flanke Daten. Detailliertere Antwort kommt später noch, aber schau' dir mal den CKE-Pin an. Damit kannst Du für den Bur...

Beim Lesen kannst Du das zweite Wort ja einfach ignorieren. Das "Burst Terminate"-Kommando hast Du ja immer noch, für den Fall, dass Du eine Burst Length oberhalt von zwei definiert hast. Beim Schreiben kannst Du mit DM den zweiten Schreibzugriff maskieren. Damit bekommst Du "fake-si...

sowie die CPU einen neuen Zyklus startet, aktiviert sie /ECS (external cycle start). Das kommt etwa einen halben Takt vor /AS. Wenn die CPU allerdings feststellt, daß sie den Zugriff aus dem L1 bedienen kann, dann aktiviert sie /AS nicht und es wird kein Zyklus auf dem ext. Bus gefahren. Dann muß i...

Kurz mal zurück zu 286/386 Busprotokoll: was ich nicht herauslesen konnte, war, daß der 386DX durch seinen doppelt so breiten Datenbus selbst bei 3CLK doch jeden gleichgetakteten 286 (auch mit 2CLK) abhängen sollte. Für mich kam es so rüber, als sei die Harris <-> Intel Diskussion mit dem Auftauche...

Und ich glaube, das erklärt, wie Du auf die Idee mit einem 4-Wort-Cache kommst: Bei SDRAM ergibt ein solches Vorgehen viel Sinn. Da bekommst Du vom RAM den Burst aufgedrückt, wenn Du vernünftige Performance haben willst. Genau. Bei SDR-SDRAM kann ich den Burst auf ein Wort begrenzen. Bei DDR schein...

Der Page Mode vom RAM schreibt keinerlei Reihenfolge vor. Du musst bei jedem CAS-Zyklus eine komplett neue Column Number übergeben, so dass Du jede Reihenfolge abarbeiten kann. Hab es nochmal nachgelesen: ich habe PageMode mit NibbleMode verwechselt. Nibble Mode gab es auch mal eine kurze Zeit, der...

Wenn der 286-Chipsatz einen 4-Worte ReadCache besitzt, dann macht PageMode RAM natürlich Sinn. Wenn Du SDRAM mit 4-Wort-Bursts im Kopf hast, verstehe ich den Ansatz mit dem 4-Wort-Cache. Das ist aber nicht das, was historisch gemacht wurde. Page-Mode-RAM erlaubt ja Random Access innerhalb der Page....

Disclaimer vorneweg: Schnelle 286 mit 16 oder gar 25 Mhz habe ich nie selbst erlebt. Und auch sonst wenig Ahnung! Zeitzeugenberichte bestätigen aber das Tempo der schnellen 286er, z.B. hier für den 2806-25: We only ever saw two of these. They flew! We had one in the shop for a while, and used to as...

M.W. kann ein 286 mit minimal 3 Takten auf den Bus zugreifen. Bei 16MHz und 70ns DRAMs ist das sicher ein knackiges Timing, wenn nicht sogar "spitz auf Knopf". Woher ziehen diese 25MHz 286 CPUs/Systeme dann ihre Mehrleitung ggü. z.B. einem 12 oder 16MHz 286? Zumal mir kein 286 Board bekan...

Ich habe gereade mal mit einem Disassembler in das F1-Bios geschaut. Damit der nicht mal zu Post-Code CF (Bootblock-Vorinitialisierung) kommt, muss schon sehr viel im Argen liegen. Prüfe am Besten noch einmal nach, ob Du nicht vielleicht irgendwas übersehen hast (zum Beispiel keine Prozessor eingset...

Eine Fehlbedienung meiner Seite kann durch aus möglich sein :-) Hier fehlt mir sicherlich noch die Übung. Die Sinuskurve habe ich mit der Auto Trigger Funktion hinbekommen ;-) Wenn Du Signale messen willst, die schneller als etwa 3 bis 4 Megaherz sind, dann solltest Du am Tastkopf den Schiebeschalt...

CPU Pin F12 „CLK2“ Signal geprüft. Ist 50MHz. Was ich Dir aber mitgeben kann: Mit Deiner Messung hast Du eindeutig und klar belegt, dass der Prozessor mit den gewünschten 25 MHz läuft. Wo hast Du gelesen das der die 25MHz bringt? Wenn an Pin F12 50MHz anliegen, dann läuft der Prozessor auf 25MHz. D...

Soweit läuft das Board auch, bis auf das die CPU nur auf 8MHz läuft. CPU Pin F12 „CLK2“ Signal geprüft. Ist 50MHz. Zum testen habe ich Checkit oder auch Landmark verwendet. Bei den 8MHz sind sich die Diagnose Tools einig. Ich habe leider keine konkrete Idee, was da schief läuft. Meine erste Idee wä...

Für EMS: Du verlässt dich darauf, dass der Treiber 4 zusammenhängende Seiten in der REGISTER_EMS-Bitmaske eingetragen hat. Dann sind nämlich die Adressbits 14 und 15 ein eindeutiger identifikator, welche der vier Seiten das ist, in meinem Beispiel von oben: C800:0-C800:3FFF -> A15 = 1, A14 = 0, also...

Ich bleibe erstmal bei BCLK und sehe am 4040 Zähler folgendes vor: momentan geht (ohne jetzt nachgesehen zu haben) Q7 als Refresh-Flag ans CPLD. Also nutzt du 8MHz durch 128, also etwa alle 16µs einen Refresh (oder alle 32µs bei 4MHz Bustakt). In den Zusammenhang erinnere ich Dich dann noch mal an ...